



THIẾT KẾ LUẬN LÝ SỐ

CHƯƠNG 3: THIẾT KẾ MẠCH SỐ RTL




1. **Mô hình thiết kế mạch số RTL**
2. Tối ưu thiết kế
3. Thiết kế pipeline
4. Thiết kế lưu đồ lập lịch



MÔ HÌNH THIẾT KẾ MẠCH SỐ RTL

Mô hình thiết kế mạch số RTL


- Mỗi vi mạch số (IC) đều bao gồm một hoặc nhiều khối đường dữ liệu (datapath) và khối điều khiển (controller)



Mô hình thiết kế mạch số RTL

- **Khối đường dữ liệu (Datapath):**


- Tính toán, xử lý dữ liệu và truyền dữ liệu giữa ngõ vào và ngõ ra.
- Được thiết kế theo mô hình Register Transfer Logic (RTL), trong đó dữ liệu từ ngõ vào lần lượt được lưu trữ vào các khối nhớ (memory, register, counter,...), sau đó được xử lý bởi các khối tính toán logic (Mux, Encoder, Decoder, ...), số học (ALU) cho đến khi tạo được dữ liệu ngõ ra mong muốn.



Mô hình thiết kế mạch số RTL


- **Khối điều khiển (Controller):**

- Tạo các tín hiệu output điều khiển các khối chức năng bên trong khối đường dữ liệu tại từng trạng thái khác nhau.
- Được thiết kế theo mô hình máy trạng thái hữu hạn (FSM) gồm 03 khối:
 - Khối mạch tổ hợp tạo trạng thái kế tiếp
 - Khối mạch tuần tự gồm các flipflop tạo trạng thái hiện tại
 - Khối mạch tổ hợp tạo dữ liệu ngõ ra



Mô hình thiết kế mạch số RTL


- Có 02 mô hình FSM:
 - Moore: Dữ liệu ngõ ra (Y) chỉ phụ thuộc vào trạng thái hiện tại (Q)



Mô hình Moore

Mô hình thiết kế mạch số RTL

- Có 02 mô hình FSM:
 - Mealy: Dữ liệu ngõ ra (Y) phụ thuộc vào trạng thái hiện tại (Q) và dữ liệu ngõ vào (A)




Mô hình Mealy

Thiết kế mạch số RTL

- Các bước thiết kế:
 - Thiết kế khối đường dữ liệu
 - Bước 1: Xác định các khối chức năng cần có để xử lý dữ liệu ngõ vào để tạo dữ liệu ngõ ra theo yêu cầu của hệ thống thiết kế.
 - Bước 2: Kết nối đường dữ liệu giữa các khối chức năng
 - Bước 3: Xác định các tín hiệu ngõ vào điều khiển
 - Thiết kế khối điều khiển
 - Bước 1: Sử dụng biểu đồ trạng thái để xác định các trạng thái hoạt động cần có của khối đường dữ liệu.
 - Bước 2: Thiết kế máy trạng thái FSM gồm khối tạo trạng thái kế tiếp, khối tạo trạng thái hiện tại và khối tạo ra dữ liệu ngõ ra.

Thiết kế mạch số RTL

- **Ví dụ thiết kế:** Thiết kế một hệ thống đếm số bit “1” của một dữ liệu ngõ vào 8 bit, cụ thể như sau:
 - Khi tín hiệu điều khiển hệ thống **Start** bật lên “1” thì hệ thống nhận một dữ liệu ngõ vào 8 bit **Input**.
 - Hệ thống đếm số bit “1” của dữ liệu ngõ vào 8 bit.
 - Xuất kết quả **Output** là số bit “1” ra ngoài và bật cờ “**Done**” báo là hệ thống đã đếm xong.







Thiết kế mạch số RTL

- **Ví dụ thiết kế:** Thiết kế một hệ thống đếm số bit “1” của một dữ liệu ngõ vào 8 bit.
 - **Ý tưởng:** Kiểm tra từng bit **Input** xem có phải là bit “1” hay không bằng cách dịch phải 1 bit và kiểm tra bit có trọng số thấp nhất LSB trong mỗi trạng thái (chu kỳ). Nếu LSB là bit “1” thì ngõ ra **Output** tăng lên 1, nếu là “0” thì giữ nguyên. Sau mỗi chu kỳ dịch, kiểm tra ngõ ra nếu không còn bit “1” nữa thì cờ Done được bật lên.


Thiết kế mạch số RTL

- **Ví dụ thiết kế:** Thiết kế một hệ thống đếm số bit “1” của một dữ liệu ngõ vào 8 bit.
 - **Thiết kế khối đường dữ liệu (Datapath)**
 - **Bước 1: Phân tích các khối chức năng cần có**
 - Khối Up/Down Counter 4 bit (đếm tối đa đến 8) để đếm lên khi phát hiện bit LSB “1”
 - Khối Shift Register để dịch bit sang phải sau mỗi chu kỳ.
 - Khối cổng logic OR 8 bit để phát hiện khi nào ngõ ra khỏi Shift Register không còn bit “1” thì báo kết thúc (nếu tất cả 8 bit ngõ vào OR bằng “0” thì ngõ ra OR bằng “1”).




Thiết kế mạch số RTL

- **Ví dụ thiết kế:** Thiết kế một hệ thống đếm số bit “1” của một dữ liệu ngõ vào 8 bit.
 - **Thiết kế khối đường dữ liệu (Datapath)**
 - **Bước 2: Kết nối đường dữ liệu giữa các khối chức năng**
 - Dữ liệu **Input** đưa vào ngõ vào khối Shift-Right Register 8 bit (SRwPL).
 - Tín hiệu I_L khối SRwPL được gán bằng “0”.
 - Ngõ ra **Data** khối SRwPL kết nối với mạch cổng OR 8 bit để phát hiện khi nào tất cả 8 bit **Data** đều bằng “0”.
 - Ngõ ra **Data_{LSB}** kết nối với tín hiệu điều khiển cho phép đếm **E** (Enable) của khối Up/Down-Counter để điều khiển đếm.




Thiết kế mạch số RTL

- **Ví dụ thiết kế:** Thiết kế một hệ thống đếm số bit “1” của một dữ liệu ngõ vào 8 bit.
 - **Thiết kế khối đường dữ liệu (Datapath)**
 - **Bước 2: Kết nối đường dữ liệu giữa các khối chức năng**
 - Ngõ vào **I** của khối Up/Down counter được gán bằng 0 để khởi tạo giá trị ban đầu cho khối đếm.
 - Vì chỉ sử dụng chức năng đếm lên nên tín hiệu điều khiển **D** của khối đếm được gán bằng “0”.
 - Tín hiệu điều khiển cho phép đếm **E** được kết nối trực tiếp với tín hiệu **Data_{LSB}** để điều khiển ngõ ra đếm lên khi **Data_{LSB}** bằng “1”.





Thiết kế mạch số RTL

- **Ví dụ thiết kế:** Thiết kế một hệ thống đếm số bit “1” của một dữ liệu ngõ vào 8 bit.
 - **Thiết kế khối đường dữ liệu (Datapath)**
 - **Bước 3: Xác định các tín hiệu ngõ vào điều khiển Datapath**
 - Do cần sử dụng các chức năng khác nhau của khối SRwPL như nhận dữ liệu **Input**, dịch phải bit ngõ ra **Data** tùy vào từng trạng thái hoạt động nên hai tín hiệu điều khiển **S0**, **S1** được điều khiển bởi khối điều khiển.
 - Nếu $S_1S_0 = “01”$ thì ngõ ra **Q** khối SRwRL sẽ được nhận dữ liệu **Input**; Nếu $S_1S_0 = “11”$ thì ngõ ra **Q** khối SRwRL sẽ dịch phải 1 bit.
 - Do cần sử dụng các chức năng khác nhau của khối đếm như khởi tạo giá trị ngõ ra khối đếm, đếm lên tùy vào từng trạng thái hoạt động, nên tín hiệu điều khiển **Load** sẽ được điều khiển bởi khối điều khiển.
 - Nếu **Load** = “1” thì ngõ ra bộ đếm sẽ được khởi tạo giá trị bằng 0 từ ngõ vào **I**;
 - Nếu **Load** = “0” thì ngõ ra bộ đếm **Q** sẽ tăng lên 1 nếu tín hiệu điều khiển cho phép đếm **E** = “1”



Thiết kế mạch số RTL

- **Ví dụ thiết kế:** Thiết kế một hệ thống đếm số bit “1” của một dữ liệu ngõ vào 8 bit.
 - **Thiết kế khối điều khiển (Controller)**
 - **Bước 1:** Sử dụng biểu đồ trạng thái để xác định các trạng thái hoạt động cần có của khối đường dữ liệu.
 - **Bước 2:** Thiết kế máy trạng thái FSM gồm khối tạo trạng thái kế tiếp, khối tạo trạng thái hiện tại và khối tạo ra dữ liệu ngõ ra.





Tổng kết nội dung buổi học